發(fā)布時(shí)間:2021-03-09
瀏覽次數(shù):493
圖1 3D NAND 晶圓鍵合結(jié)構(gòu)
將存儲(chǔ)器和邏輯分解為單獨(dú)的晶圓,制造商可以讀立地優(yōu)化每種技術(shù)。隨著傳感器,收發(fā)器和其他非CMOS元素的加入,異構(gòu)集成變得更加有吸引力。
圖2 3D NAND 鍵合結(jié)構(gòu)
2. 多部件互連問題
圖3 CuSn鍵合結(jié)構(gòu)
焊盤的高度由CMP定義,CMP是一種成熟的,控制良好的工藝。由于所有這些原因,晶圓對(duì)晶圓混合鍵合已在諸如圖像傳感器等應(yīng)用中使用了數(shù)年。晶圓間鍵合應(yīng)用需要晶圓之間的焊盤對(duì)齊,并且依賴于高器件良率來醉大程度地減少損耗。兩個(gè)晶片上的缺陷管芯不太可能對(duì)齊,因此一個(gè)晶片上的缺陷可能會(huì)導(dǎo)致匹配的晶片上相應(yīng)的合格芯片丟失。
圖4 CuSn鍵合結(jié)果
晶片對(duì)晶片和晶片對(duì)中介層的混合鍵合可以潛在地打開更大的應(yīng)用空間,從而允許在單個(gè)芯片封裝中實(shí)現(xiàn)復(fù)雜的異構(gòu)系統(tǒng)。但是,這些應(yīng)用程序還需要更復(fù)雜的處理流程。雖然晶圓對(duì)晶圓和管芯對(duì)晶圓(或中介層)工藝對(duì)CMP步驟和鍵合本身有相似的要求,但在CMP之后處理單個(gè)芯片卻更具挑戰(zhàn)性。生產(chǎn)線必須能夠控制由固有的單一化步驟產(chǎn)生的顆粒,避免產(chǎn)生空隙和其他粘結(jié)缺陷。轉(zhuǎn)載請(qǐng)注明來源:dzdswkj.com